随着半导体工艺深入到 5nm 以下，制造难度与成本与日俱增，摩尔定律的物理极限大约在 1nm 左右，再往下就要面临严重的量子隧穿难题，导致晶体管失效。
当然，各大厂商的先进工艺在实际尺寸上都是有水分的，所以纸面意义上的 1nm 工艺还是会有的，台积电去年就组建团队研发 1.4nm 工艺，日前 CEO 刘德音又表示已经在探索比 1.4nm 更先进的工艺了。
1.4nm 再往下就是 1nm 工艺了，这也是半导体行业都在追求的工艺，去年 IMEC 欧洲微电子中心公布的路线图显示，2nm 工艺之后是 14A，也就是 1.4nm 工艺，预计 2026 年问世，再往后就是 A10 工艺，也就是 1nm，2028 年问世。
当然，实际能量产的时间可能回比 2028 年晚一些，毕竟新技术不跳票是不可能的。
与此同时，在 2nm 节点之后的新工艺研发生产中，EUV 光刻机也要大升级一次，ASML 预计会在 2026 年推出 High NA 技术的下一代 EUV 光刻机 EXE:5000 系列，将 NA 指标从当前的 0.33 提升到 0.55，进一步提升光刻分辨率。
